L'imballaggio avanzato è uno dei punti salienti tecnologici dell'era "More than Moore".Poiché la miniaturizzazione dei chip in ciascun nodo del processo diventa sempre più difficile e costosa, gli ingegneri stanno inserendo più chip in pacchetti avanzati in modo da non dover più lottare per ridurli.Questo articolo fornisce una breve introduzione ai 10 termini più comuni utilizzati nella tecnologia di imballaggio avanzata.
Pacchetti 2.5D
Il pacchetto 2.5D rappresenta un avanzamento della tradizionale tecnologia di confezionamento dei circuiti integrati 2D, consentendo un utilizzo della linea e dello spazio più preciso.In un package 2.5D, i die nudi vengono impilati o posizionati fianco a fianco sopra uno strato interpositore con silicio via vias (TSV).Lo strato base, o interpositore, fornisce la connettività tra i chip.
Il pacchetto 2.5D viene generalmente utilizzato per ASIC, FPGA, GPU e cubi di memoria di fascia alta.Nel 2008 Xilinx ha diviso i suoi grandi FPGA in quattro chip più piccoli con rendimenti più elevati e li ha collegati allo strato interpositore di silicio.Nacquero così i pacchetti 2.5D che alla fine divennero ampiamente utilizzati per l'integrazione dei processori con memoria a larghezza di banda elevata (HBM).
Schema di un pacchetto 2.5D
Imballaggio 3D
In un pacchetto IC 3D, i die logici sono impilati insieme o con die di archiviazione, eliminando la necessità di costruire System-on-Chips (SoC) di grandi dimensioni.I die sono collegati tra loro da uno strato interpositore attivo, mentre i pacchetti IC 2.5D utilizzano bump conduttivi o TSV per impilare i componenti sullo strato interpositore, i pacchetti IC 3D collegano più strati di wafer di silicio ai componenti utilizzando TSV.
La tecnologia TSV è la tecnologia abilitante chiave sia nei pacchetti IC 2.5D che 3D, e l'industria dei semiconduttori utilizza la tecnologia HBM per produrre chip DRAM nei pacchetti IC 3D.
Una vista in sezione trasversale del package 3D mostra che l'interconnessione verticale tra i chip di silicio è ottenuta tramite TSV in rame metallico.
Chiplet
I chiplet sono un'altra forma di packaging IC 3D che consente l'integrazione eterogenea di componenti CMOS e non CMOS.In altre parole, sono SoC più piccoli, chiamati anche chiplet, piuttosto che SoC di grandi dimensioni in un package.
Suddividere un SoC di grandi dimensioni in chip sempre più piccoli offre rendimenti più elevati e costi inferiori rispetto a un singolo die nudo.I chiplet consentono ai progettisti di sfruttare un'ampia gamma di IP senza dover considerare quale nodo di processo utilizzare e quale tecnologia utilizzare per produrlo.Possono utilizzare un'ampia gamma di materiali, tra cui silicio, vetro e laminati per fabbricare il chip.
I sistemi basati su chiplet sono costituiti da più chiplet su uno strato intermedio
Pacchetti a ventaglio
In un pacchetto Fan Out, la "connessione" viene distribuita sulla superficie del chip per fornire più I/O esterni.Utilizza un materiale di stampaggio epossidico (EMC) completamente incorporato nello stampo, eliminando la necessità di processi quali il bumping del wafer, il flussaggio, il montaggio del flip-chip, la pulizia, la spruzzatura del fondo e l'indurimento.Pertanto non è necessario nemmeno uno strato intermedio, il che rende molto più semplice l’integrazione eterogenea.
La tecnologia fan-out offre un pacchetto più piccolo con più I/O rispetto ad altri tipi di pacchetto e nel 2016 è stata la star della tecnologia quando Apple è stata in grado di utilizzare la tecnologia di packaging di TSMC per integrare il suo processore applicativo da 16 nm e la DRAM mobile in un unico pacchetto per iPhone 7.
Confezione a ventaglio
Imballaggio a livello di wafer fan-out (FOWLP)
La tecnologia FOWLP è un miglioramento del packaging a livello di wafer (WLP) che fornisce più connessioni esterne per i chip di silicio.Implica l'incorporamento del chip in un materiale di stampaggio epossidico e quindi la costruzione di uno strato di ridistribuzione ad alta densità (RDL) sulla superficie del wafer e l'applicazione di sfere di saldatura per formare un wafer ricostituito.
FOWLP fornisce un gran numero di connessioni tra il package e la scheda applicativa e, poiché il substrato è più grande della matrice, il passo della matrice è in realtà più rilassato.
Esempio di pacchetto FOWLP
Integrazione eterogenea
L'integrazione di diversi componenti fabbricati separatamente in assiemi di livello superiore può potenziare la funzionalità e migliorare le caratteristiche operative, in modo che i produttori di componenti semiconduttori siano in grado di combinare componenti funzionali con flussi di processo diversi in un unico assieme.
L'integrazione eterogenea è simile al sistema in pacchetto (SiP), ma invece di combinare più die nudi su un singolo substrato, combina più IP sotto forma di chiplet su un singolo substrato.L'idea di base dell'integrazione eterogenea è quella di combinare più componenti con funzioni diverse nello stesso pacchetto.
Alcuni elementi tecnici nell'integrazione eterogenea
HBM
HBM è una tecnologia di archiviazione stack standardizzata che fornisce canali ad elevata larghezza di banda per i dati all'interno di uno stack e tra memoria e componenti logici.I pacchetti HBM impilano i die di memoria e li collegano insieme tramite TSV per creare più I/O e larghezza di banda.
HBM è uno standard JEDEC che integra verticalmente più livelli di componenti DRAM all'interno di un pacchetto, insieme a processori applicativi, GPU e SoC.HBM è implementato principalmente come pacchetto 2.5D per server e chip di rete di fascia alta.La versione HBM2 ora risolve le limitazioni di capacità e frequenza di clock della versione iniziale HBM.
Pacchetti HBM
Strato intermedio
Lo strato interposto è il condotto attraverso il quale i segnali elettrici vengono fatti passare dal die nudo o dalla scheda multichip nel package.Costituisce l'interfaccia elettrica tra le prese o connettori, permettendo di propagare i segnali più lontano e di collegarsi anche ad altre prese della scheda.
Lo strato interposto può essere realizzato in silicio e materiali organici e funge da ponte tra il die multi-die e la scheda.Gli strati interpositori di silicio sono una tecnologia collaudata con elevata densità di I/O a passo fine e capacità di formazione di TSV e svolgono un ruolo chiave nel confezionamento di chip IC 2.5D e 3D.
Implementazione tipica di uno strato intermedio partizionato del sistema
Strato di ridistribuzione
Lo strato di ridistribuzione contiene le connessioni o allineamenti in rame che consentono i collegamenti elettrici tra le varie parti del pacchetto.È uno strato di materiale dielettrico metallico o polimerico che può essere impilato nel package con die nudo, riducendo così la spaziatura I/O dei chipset di grandi dimensioni.Gli strati di ridistribuzione sono diventati parte integrante delle soluzioni di package 2.5D e 3D, consentendo ai chip su di essi di comunicare tra loro utilizzando strati intermedi.
Pacchetti integrati che utilizzano livelli di ridistribuzione
TSV
TSV è una tecnologia di implementazione chiave per soluzioni di packaging 2.5D e 3D ed è un wafer riempito di rame che fornisce un'interconnessione verticale attraverso la matrice del wafer di silicio.Attraversa l'intero stampo per fornire un collegamento elettrico, formando il percorso più breve da un lato all'altro dello stampo.
Fori passanti o vie vengono incisi ad una certa profondità dal lato anteriore del wafer, che viene poi isolato e riempito depositando un materiale conduttivo (solitamente rame).Una volta fabbricato, il chip viene assottigliato dal lato posteriore del wafer per esporre i vias e il metallo depositato sul lato posteriore del wafer per completare l'interconnessione TSV.
Orario di pubblicazione: 07-lug-2023